Kondisi 1 Percobaan 11
Buatlah sebuah rangkaian J-K Flip Flop dengan D Flip-Flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=dont care, dan B6 = 0
2. Gambar Rangkaian Simulasi
[Kembali]
4. Prinsip Kerja [Kembali]
Prinsip kerja percobaan 1 kondisi 11 modul 2, di sini terdapat dua buah IC Flip Flop yaitu IC 74S112 dan IC 7474 yang pertama untuk IC 74S112 itu merupakan J-K flip-flop, yang memiliki 4 buah inputan yaitu J, K, R, dan S. R itu sendiri adalah reset di mana maksudnya mengatur output menjadi 0 sedangkan S adalah set yang mana mengatur output menjadi 1. R dan S pada J-K flip-flop ini keduanya aktif low sehingga R dan S akan aktif ketika berlogika 1 dan sesuai pada permintaan soal yaitu B1 bernilai 1, B2 itu 1, B3 itu clock, B4 itu 0, dan B0 itu adalah 1. Karena R dan S masing-masing terhubung ke B0 dan B1 bernilai 1 sehingga R dan R tidak aktif, jadi kita fokuskan untuk melihat output dari J dan K. Untuk J itu terhubung ke B2 dan K terhubung ke B4, untuk B2 adalah 1, dan B4 adalah 0 sehingga sesuai pada tabel kebenaran ketika J berlogika 1 dan k berlogika 0 maka output yang dihasilkan adalah 1 dan lawannya adalah 0 dimana output sendiri itu pada Q dan Q’.
Selanjutnya ditinjau D flip-flop, di mana D flip-flop sendiri merupakan jenis flip-flop yang sama dengan R-S flip-flop tetapi pada kaki R ditambah not dan kita lihat pada rangkaian terdapat inputan D dan S R. R S itu sama seperti yang ada pada J-K flip flop yaitu aktif ketika berlogika 0 karena R dan S pada rangkaian ini berlogika 1 sehingga tidak aktif dan output kita lihat dari D atau data karena D terhubung kepada B5 yaitu dengan kondisi dont care dan clock itu terhubung ke B6 dengan kondisi nol sehingga output yang dihasilkan atau Q bernilai nol.
Tidak ada komentar:
Posting Komentar