Kamis, 29 Juni 2023

Tugas Pendahuluan 2 modul 4




1. Kondisi [Kembali]
Percobaan 3 kondisi 5
Buatlah rangkaian seperti pada percobaan 3, ubah gerang NOR 4 input 1 output menjadu gerbang OR dan gerbang OR 1 input 2 output menjadi gerbang NOR
2. Gambar Rangkaian Simulasi [Kembali]


 3. Video Simulasi [Kembali]


 4. Prinsip Kerja [Kembali]

Pada percobaan ini terdapat 2 buah IC yaitu IC 74192, decoder 74LS47, seven segment Anoda, gerbang OR, gerbang NOR, dan 6 buah SPDT. Selanjutnya  Pada IC 74192 terdapat 4 buah input yaitu D0-D3 dan 4 buat output yaitu Q0-Q3. Dimana input D0-D3 nya masing-masing mendapatkan input dari SPDT. selain itu juga terdapat pin Up, pin DN, PL dan MR. PL (paralel load) aktif low dan diberi logika 1 sehingga tidak aktif, dan MR (Master reset) aktif high diberi logika 0 sehingga MR juga tidak aktif. Pin DN mendapat input dari gerbang NOR yang salah satu kaki inputannya berasal dari hasil feedback output IC tersebut. 

Selanjutnya pada IC 74LS47  terdapat 4 buat input yaitu A-D dan 7 buah output yaitu Q0-Q7 yang dihubungkan dengan sevent segment common anoda. Masing-masing input IC 74LS47  berasal dari output IC 74192.  lalu pada IC ini untuk BI,RBI dan LT yang aktif low dan diberi inputan 1 sehingga ketiga inputan ini tidak digunakan atau tidak aktif,

Kemudian saat rangkaian disimulasikan (dijalankan) terlihat pada seven segmen anoda menunjukkan angka 9. dimana hal tersebut terjadi pada saat di IC 74192 outputnya  yang diumpang balikkan kepada gerbang OR dan output dari gerbang OR akan masuk ke salah satu dari kaki input gerbang NOR. dan pada gerbang NOR diberi CLK, umpan balik terjadi dikarenakan PL nya aktif. 

Lalu pada decordernya terdapat BI dimana ia dapat menghidupkan/mematikan seven segmen, sedaangkan pin LT ia berfungsi untuk melihat apakah lampu aktif atau tidak.

.
5. Link Download [Kembali]
- Tidak ada komentar:

Tugas Pendahuluan 1 modul 4




1. Kondisi [Kembali]
Percobaan 2 kondisi 11 
Buatlah rangkaian seperti gambar percobaan 2 dengan menggunakan IC 74249 dan LED kuning 

2. Gambar Rangkaian Simulasi [Kembali]


 3. Video Simulasi [Kembali]


 4. Prinsip Kerja [Kembali]
Pada IC 74LS49 dirangkaian inputan ABCD dari output QA-QG.  inputan BI (Blanking Input)/ RBO (Ripple Blanking Output), RBI ( Ripple Blanking Input), dan LT (lamp Test) yang ketiganya aktif low. dimanna BI/RBI jika diaktifkan yaitu ketika diberi logika 0 maka seluruh output akan hidup, atau led akan menyala semuanya, ketika output dihubungkan dengan sevent segment maka akan menunjukkan angka 8. Selanjutnya pin RBI akan memberikan pengaruh pada masing-masing input pada IC, dan pin LT berfungsi untuk menghidupkan atau mematikan output. dan input RBI akan diabaikan ketika BI/RBO dan LT diaktifkan. 

Input blanking (BI) harus dibuka atau ditahan pada level logika tinggi ketika fungsi output 0 hingga 15 diinginkan. 

1. terbuka atau tinggi jika pengosongan nol desimal tidak diinginkan.
2. Ketika level logika rendah diterapkan langsung ke input blanking (BI), semua output segmen dimatikan terlepas dari level input lainnya.
3. Ketika input ripple-blanking (RBI) dan input A, B, C, dan D berada pada level rendah dengan input uji lampu tinggi, semua output segmen mati dan CATATAN: 1. output ripple-blanking (RBO) menjadi a tingkat rendah (kondisi respon).
4. Ketika input blanking/output blanking riak (BI/RBO) dibuka atau ditahan tinggi dan rendah diterapkan ke input uji lampu, semua output segmen aktif. BI/RBO adalah logika wire-AND yang berfungsi sebagai input blanking (BI ) dan/atau keluaran ripple-blanking (RBO)
5. Link Download [Kembali]
- Tidak ada komentar:

modul 4







1. Tujuan [Kembali]
 1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.        
 2. Merangkai dan Menguji aplikasi dari sebuah Counter

2. Alat dan Bahan [Kembali]

1. Modul D'Lorenzo ( Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)

    2. Jumper




3. Dasar Teori [Kembali]
Shift Register
Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :
1. Serial in serial out (SISO)  
Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

 
Gambar 4.1 Serial In Serial Out

2. Serial in paralel out (SIPO)  
Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.
 
Gambar 4.2 Serial In Paralel Out

3. Paralel In Serial Out (PISO)  
Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).
 
Gambar 4.3 Paralel In Serial Out
 
4. Paralel In Paralel Out (PIPO)  
Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  
  
Gambar 4.4 Paralel In Paralel Out

                                       Shift Register
Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).
Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

 
Gambar 4.5 Rangkaian Seven Segment Common Katoda

Gambar 4.6 Rangkaian Seven Segment Common Anoda


- Tidak ada komentar:

Kamis, 15 Juni 2023

Laporan Akhir 3 modul 3




1. Jurnal [Kembali]
Percobaan 3a

percobaan 3b


2. Alat dan Bahan [Kembali]
1. Software Proteus
2. Modul D'Lorenzo ( Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)

    3. Jumper


3. Rangkaian Simulasi [Kembali]
Percobaan 3a

percobaan 3b

4. Prinsip Kerja Rangkaian [Kembali]

Berdasarkan percobaan, digunakan 2 IC yaitu 74193 dan 74192. Keduanya memiliki beberapa pin yaitu :

·         Pin UP : sumber S1 : counter up

·         Pin Down : sumber S2 : counter down

·         Pin reset : sumber S0 dan S1 : jika keduanya 1 maka counter off

·         Pin D0,D1,D2,D3 sebagai input.

Pada percobaan, pin D0 terhubung ke Q0, D1 ke Q1, D2 ke Q2, dan D3 ke Q3.

Untuk mengatue counter menjadi up besar maka pin UP diberi masukan clock dan pin DN diberi logika 1. Jika perhitungan dari besar ke kecil maka dilakukan sebaliknya. Pin PL yang merupakan paralel load yang jika PL aktif maka output akan menghasilkan perhitungan otomatis dan jika PL tidak aktif maka output akan diatur oleh pin D0, D1, D2, dan D3 (keluaran akan diatur secara manual).Pin MR yang merupakan master reset.

5. Video Rangkaian [Kembali]


 6. Analisa [Kembali]
1.Analisa output percobaan berdasarkan IC yang digunakan
Pada percobaan 3a, output yang dihasilkan pada kondisi 1 -3 adalah 0 untuk kedua IC, sedangkan output untuk kondisi 4 dimana saat S1 (UP) terhubung ke clock  untuk IC 74LS90 melakukan counting dari 0-15, IC 7493 melakukan counting dari 0-9 dan pada kondisi 4 ini counter melakukan perhitungan maju atau up counter, dan pada kondisi 5  dimana saat S2 (DN) terhubung ke clock  untuk IC 74LS90 melakukan counting dari 15-0, IC 7493 melakukan counting dari 9-0 dan pada kondisi 5 ini counter melakukan perhitungan mundur atau down counter
2.Analisa hasil percobaan pada kondisi 3 dan 4
Percobaan 3a, kondisi 3 dengan B0, B1, B2, dan B3 bernilai 0, maka output yang dihasilkan juga bernilai 0 karena paralel load aktif yang mana akan mengambil data yang ada pada input paralel (biasanya input D0-D3)  yang bernilai 0 sehingga output yang dihasilkan juga akan 0 dikedua IC. Sedangkan pada kondisi 4 ada percobaan 3a, S1 clock  yang dihubungkan ke pin UP akan menjadikan kedua IC pada counter melakukan perhitungan secara maju atau sebagian up counter. 

Dan pada percobaan 3b, diperoleh bahwa pada kondisi 3 dan 4 output counter ialah 0. Artinya counter tidak melakukan oerhitungan. Hal ini disebabkan karena adakomdisi 3  S3 = 0. Yang mana S3 terhubung ke PLnload yang aktif low. Karena semua data input (D0-D3) di-set ke 0. Maka output yg dihasilkan juga akan 0. Sedangkan pada kondisi 4, S0  yang terhubung ke MR bernilai 1. Yang mana MR atau master reset ini aktif high kehingga akan mereset output menjadi 0.
 7. Link Download [Kembali]
4. HTML
- Tidak ada komentar:

Laporan Akhir 2 Modul 3




1. Jurnal [Kembali]
Percobaan 2a

percobaan 2b



2. Alat dan Bahan [Kembali]
1. Software Proteus
2. Modul D'Lorenzo ( Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)

    3. Jumper




 3. Rangkaian Simulasi [Kembali]
Percobaan 2a

percobaan 2b


4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian diatas terdapat dua buah IC yang digunakan untuk Menghitung/ menampilkan output urutan state tertentu. Dua buah IC yaitu 74LS90 dan 7493. Masing2 IC (pada kaki Q) akan menghasilkan Output 4 buah bilangan biner.

IC 74LS90 --> counter, desimal 0-9
IC 7493 --> counter, hexa decimal 0-15

Sinyal Clock nantinya akan dihubungkan pada input CKA dan CKB. CKA akan menghasilkan Output Q0 dan CKB menghasilkan keluaran Q1,Q2, Q3. 
Q0 --> LSB
Q3 --> MSB

Terdapat pasangan kaki Reset R0(1,2) dan R9 (1,2) , dikedua kaki tersebut terdapat gerbang AND sehingga utk mengaktifkan kaki resetnya, kita harus menginputkan nilai 1 (jika aktif high) pada pasangan kaki tersebut.  

Jika R0 aktif --> reset menjadi 0000 (desimal = 0)
Jika R9 aktif --> reset menjadi 1001 (desimal = 9)
5. Video Rangkaian [Kembali]


 6. Analisa [Kembali]
1. Analisa output percobaan berdasarkan ic yang digunakan?
Pada percobaan 2, baik itu percobaan a ataupun b, IC yang digunakan adalah sama yaitu 74LS90 dan 7493.  Perbedaanya terdapat pada CKA dan CKB. Ada percobaan A, CKA dan CKB pada kedua IC dihubungkan dengan clock. Sedangkan pada percobaan b CKA dihubungkan ke clock dan CKB diumpan balikkan ke luaran H0 pada IC 74LS90 dan H4 pada IC 7493. 
Untuk output yang dihasilkan pada percobaan 2a  yaitu perhitungan dari output tidak berurutan. Yang mana IC 74LS90 (H0-H3) melakukan perhitungan dari rentang 0 sampai 9 secara acak dan IC 7493 (H4-H7) melakukan perhitungan dari rentang 0 sampai 15 secara acak. 
Berbeda dengan output pada percobaan 2b, yang mana terlihat bahwa output dari counter berurutan.  Yang mana IC 74LS90 (H0-H3) melakukan perhitungan dari rentang 0 sampai 9 secara berurutan dan IC 7493 (H4-H7) melakukan perhitungan dari rentang 0 sampai 15 berurutan. Pada percobaan 2b ini kedua IC counter melakukan perhitungan maju atau up counter 

2. Apa pengaruh Clock A dan Clock B pada ic yang digunakan ?
Clock A dan Clock B sebagai input clock pada IC 74LS90 dan 7493 dimana CKA (Clock A) adalah input clock yang mengatur waktu kapan data di dalam counter akan diproses dan menyebabkan perhitungan maju (count up) pada counter. CKB (Clock B) adalah input clock yang digunakan untuk mengatur operasi pembawa (carry) internal pada counter. 
Perbedaan pada percobaan 2a dan 2b ialah Ada percobaan A, CKA dan CKB pada kedua IC dihubungkan dengan clock Akibatnya Setiap naiknya sinyal clock pada input CKA dan CKB akan menyebabkan peningkatan counter sekaligus. Hal ini dapat menghasilkan perubahan yang tidak diinginkan dalam urutan perhitungan atau mengganggu fungsionalitas normal dari IC counter sehingga diperoleh perhitungan a itu tidak berurutan. 
 Sedangkan pada percobaan b CKA dihubungkan ke clock dan CKB diumpan balikkan ke luaran H0 pada IC 74LS90 dan H4 pada IC 7493. counter akan terus berputar dalam lingkaran perhitungan tanpa henti, meningkat dari 0 hingga 9 dan kemudian kembali ke 0, terus-menerus berulang sesuai dengan sinyal clock yang diberikan ke input CKA. Sehingga counter output berurutan
 7. Link Download [Kembali]
3. HTML
- Tidak ada komentar:

Laporan akhir 1 modul 3




1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]
  1. Modul D'Lorenzo ( Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)

    2. Jumper

3. Rangkaian Simulasi [Kembali]


 4. Prinsip Kerja Rangkaian [Kembali]
prinsip kerja rangkaian Multivibrator asingkronus di atas menggunakan 4 buah jk flipflop yang yang jk nya telah terhubung dengan power.  Sebagaimana di ketahui jika multivibrator asinkronus maka untuk 1 inputan clock hanya mempengaruhi flip flop pertama saja , sedangkan flip flop kedua , ketiga , dan seterusnya untuk inputan clocknya berasal dari output Q pada flip flop sebelumnya ( jika ingin membuat kondisi Counter Up ) dan Q' ( Jika ingin membuat kondisi Conter Down ). Karena J dan K terhubung ke power maka ia akan selalu bernilai 1, sehingga input pada jk flipflopnya bersifat toggle sesaui dengan ketentuan Tabel kebenaran,  maka Output toogle pada masing-masing IC akan berubah sesuai aktif pada clock yaitu aktif low atau fall time ( dilihat dari rangkaian IC nya terdapat gerbang inverter pada Clock, maka dari itu ia Fall Time.

pada percobaan  pertama clock inputnya hanya terdapat pada jk flipflop pertama atau pada paling kanan saja sehingga saat clock yang mula mula dari 0 menuju rise time. maka output jk flipflop yang pertama tidak ada perubahan begitu juga pada jk stereusnya.
kemudian saat clock tersebut dalam keadaan fall time maka jk flipflop pertama akan berubah menjadi 1. namun jk flipflop kedua tidak berpengaruh karena jk flipflop kedua bergantung pada output di jk flipflop pertama sehingga terjadi delay time. sehinnga clock ic kedua dalam keadaan rise time sehingga output ic kedua berlogika 0 begitun seterusnya sampai ic ketiga dan keempat mendapat kenaikan atau penurunan dari flipflop. Jika Di amati Timing diagramnya maka untuk Output dari Flip flop pertama akan membentuk pola ( 0101010101010101), lalu unttuk output pada flip flop 2 karena ia clocknya menyesuaikan dengan output Q sebelumnya maka pola untuk flip flop ke dua ialah (0011001100110011), begitu juga dengan flip flop ke tiga dengan pola ( 0000111100001111) dan terakhir karna pada rangkaian hanya memakai 4 flip flop maka untuk inputan clock pada flip flop ke empat ini berasal dari output Q pada Flip Flop ketiga sehingga nantinya akan memebentuk pola berikut jika Counter Up ( 0000000011111111). Pola tersebut benar adanya setelah di buktikan dengan menganalisa rangkaian dalamnya lalu mengilustrasikannya di timing diagram.

 5. Video Rangkaian [Kembali]


 6. Analisa [Kembali]
1. Analisa output percobaan berdasarkan ic yang digunakan?
    IC yang digunakan pada percobaan 1 yaitu flipflop jenis T. Dimana clock dihubungkan ke H, output T flip flop 1dihubungkan ke clock T flip-flop 2 yang diparalelkan dengan H0,  output T flip flop 2 dihubungkan ke clock T flip-flop 3 yang diparalelkan dengan H1, output T flip flop 3 dihubungkan ke clock T flip-flop 4 yang diparalelkan dengan H2, dan output dari T flip flop 4 dihubungkan ke H3. 
    H(Clock)  fall time hal ini karena ketika lampu indikator H  mati maka terjadi perubahan output ( H0, H1, H2, H3). Ketika module D Lorenzo telah dihubungkan ke power supply, maka output yang diperoleh untuk 
H0 = 0 1 0 1 0 1 0 1 0 dst, 
H1 = 0 0 1 1 0 0 1 1 0 dst, 
H2 = 0 0 0 0 1 1 1 1 1dst,
H3 = 0 0 0 0 0 0 1 1 1 dst
    Dan dari perolehan output tersebut dapat diketahui bahwa counter pada percobaan ini merupakan penghitung maju atau up counter.  Dan dari hasil output yang diperoleh dapat diketahui bahwa ketika output flip flop sebelumnya terjadi perubahan dari 1 ke 0. Maka untuk output flip flop setelahnya akan bersifat toogle sehingga berlawanan dengan output flip flop tersebut sebelumnya. Sedangkan ketika output flip flop tersebutnya 00, 01, atau 11. Maka untuk output flip flop berikutnya tidak berubah atau sama seperti output sebelumnya. 

2. Analisa sinyal output yang dikeluarkan jk flipflop kedua dan ketiga?
    Output yang dihasilkan dari JK flip flop kedua dan ketiga jika diamati jumlah bitnya yaitu  kelipatan dua dari output sebelumnya. Sehingga ketika output H0( flip flop pertama)  = 0 1 0 1 0 1 0 1, maka H1 (flip flop kedua) = 0 0 1 1 0 0 1 1 dan H2 ( flip flop ketiga) = 0 0 0 0 1 1 1 1.
    Sehingga dari output yang dihasilkan bentuk timming diagram seperti pada jurnal dengan kondisi fall time yang mana bit yang sama akan semakin banyak di flip flop terjauh dari clock. Dan semakin dekat flip flop ke clock, maka perubahan output dari 0-1 atau 1-0 semakin cepat
 7. Link Download [Kembali]
- Tidak ada komentar:

Senin, 12 Juni 2023

Tugas Pendahuluan 2 Modul 3




1. Kondisi [Kembali]
Percobaan 3 kondisi 4
Buatlah rangkaian seperti gambar percobaan 3.a dan beri diode dengan posisi terbalik setelah IC counter
2. Gambar Rangkaian Simulasi [Kembali]



 3. Video Simulasi [Kembali]


 4. Prinsip Kerja [Kembali]
    Percobaan 3.a merupakan rangkaian counter up and down dan berjenis syncronous counter. Pada Rangkaian digunakan  IC 74192, dan IC 74193. yang keduanya bersauadara. Perbedaan kedua IC adalah jika 192 ia hanya akan mencacah nilai biner decade atau dari 0000 sampai 1001 dalam biner atau 0 sampai 9 dalam desimal, dengan kata lain IC ini merupakan pencacah modulo 10. Sedangkan untuk seri 193 ia akan melakukan pencacahan dari 0000 sampai 1111 atau 0 sampai 15 dalam bilangan desimal atau dengan kata lain IC ini adalah IC counter modulo 16.
    Dimana pada tiap IC memiliki 8 input dimana diantaranya ada pin UP, DN, PL, dan MR. Pin Up berfungsi apabila kita ingin menghitung maju, Pin DN berfungsi apabila kita ingin menghitung mundur, dan MR berfungsi untuk mereset hitungan biner menjadi 0 kembali. dan ketika ingin melakukan perhitungan maju, maka pin Up dihubungkan dengan clock, dan begitupun ketika ingin melakukan perhitungan mundur maka pin DN dihubungkan ke clock. 
    Untuk kedua IC yaitu tipe 74192 dan 74193, terdiri atas 8 inputan dan 6 output. Untuk bagian input D0 dihubungkan ke S1, D1 dihubungkan ke S2, D2 dihubungkan ke S3, dan D3 dihubungkan ke S4. Sedangkan untuk input UP dihubungkan ke S5 , DN dihubungkan ke S6, PL dihubungkan ke S7 dan MPR dihubungkan ke S8. 
    Pada rangkaian output akhir LED tidak dapat menyala atautidak dapat bekerja, dikarenakan sebelum LED terdapat diode yang dipasangterbalik, sehingga arus diblok oleh diode yang mengakibatkan LED tidak menyala, dan tidak dapat untuk melihat total biner untuk dihitung.
- Tidak ada komentar:

Tugas Pendahuluan 1 modul 3




1. Kondisi [Kembali]

Modul 3 Percobaan 1 Kondisi 13
Buatlah rangkaian seperti gambar percobaan 1 dengan dengan sumber 3.3V dengan output 8 bit
2. Gambar Rangkaian Simulasi [Kembali]



 3. Video Simulasi [Kembali]

 4. Prinsip Kerja [Kembali]
Rangkaian counter pada percobaan ini merupakan salah satu bentuk dari counter asyncronus tipe up. Rangkaian dihubungkan dengan Vcc dan menggunakan 8 flip flop karena kondisi membutuhkan 8 bit. dikatakan tipe up karena counter melakukan perhitungan maju. 

salah satu penanda bahwa counter pada rangkaian ini ialah clock flip-flop pertama dihubungkan dengan clock sedangkan clock yang lainnya menerima input dari output Q flipflop sebelumnya. Pada rangkaian terdapat 2 relay yang tidak dihubungkan dengan ground. Apabila relay dihubungkan dengan ground maka rangkain bukan lagi counter karena pada prinsip kerja flip-flop J, K, dan Clock tidak memiliki pengaruh jika R dan atau S terhubung. Fungsi relay pada rangkain ini adalah sebagai reset counter jika ingin mengulang kembali perhitungan.

Dikarenakan menggunakan clock, maka input akan berubah secara otomatis. input akan masuk ke flip-flop pertama senilai 0(input biru) dan memiliki keluaran Q1 senilai 1(output merah). Output Q1 kemudian masuk ke flip-flop kedua dan memiliki output Q2 senilai 0(output biru). Hal yang sama terus terjadi hingga ke flip-flop kedelapan. Dikarenakan hanya Q1 yang bernilai 1 maka pada logic hanya logic sebelah kanan yang bernilai 1.

Pada rangkaian perubahan atau perhitungan terjadi dengan jeda waktu karena counter asyncronous  dipasang secara serial sehingga antar flip-flop membutuhkan waktu yang berbeda untuk memperoleh input. Flip flop kedua harus menunggu output flip-flop pertama untuk mendapatkan input.
5. Link Download [Kembali]
- Tidak ada komentar:
Langganan: Postingan (Atom)

Entri yang Diunggulkan

LA 2 modul 3

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Prosedur 2. Hardware dan diagram blok 3. Rangkaian Simulasi dan P...